論理回路 verilog,VHDL～if文とcase文の記述方法～ 最近VHDLに触れる機会が増えてきて、verilogとの違いに困惑している私です。 今回はverilogとVHDLのif文とcase文のそれぞれについて構文と例をまとめておこうと思います。 まず、verilogのif文は、if... 2021.02.16 論理回路
論理回路