論理回路 verilog～BRAMと分散RAM～
FIFOの設計をしていたときに学んだことをまとめておきます。 (※FIFOとは、First In First Outの略で最初に来たものを最初に出力するということ、論理回路以外でも様々な場面で使われる言葉)BRAMと分散RAMどっちを使...
論理回路
論理回路 論理回路 論理回路で微分を行う。微分の回路図とverilog記述
論理回路(デジタル回路)にて微分を行う、つまりビット演算ではどのように微分をすればよいかをまとめていきます。例えば、アナログ信号をAD変換し、デジタルで処理を行うときよくある関数の形にあてはまらないときがほとんどです。しかし、そんな値を微...
論理回路 veriogHDLとVHDLのテストベンチにおけるクロック生成回路の記述方法
今回は、verilogHDLとVHDLのテストベンチを記述する際に、ほぼ必須となるクロック生成回路の記述方法をまとめてみます。
クロックを生成する方法は様々ありますが、verilogではalways文を用いて記述し、VHDLではシミ...